基于SoC的AC’97技术硬件设计[图]|亚博手机版

基于SoC的AC’97技术硬件设计[图]|亚博手机版

本文摘要:部分-符合AudioCodec97协议(全称AC97,Intel明确提议的数字音频废弃协议)的音频控制器不仅普遍适用于PC声卡,还为个人信息终端设备的SoC(例如,Intel的PXA250)提供音频解决方案。

亚博手机版

部分-符合AudioCodec97协议(全称AC97,Intel明确提议的数字音频废弃协议)的音频控制器不仅普遍适用于PC声卡,还为个人信息终端设备的SoC(例如,Intel的PXA250)提供音频解决方案。本文设计了一种音频控制器,可以获得DSP内核的数字音频接口。全文在描述音频控制器结构的同时,强调了与内核的数据协商传输,并提出了基于FPGA构建SoC内核建模环境,对音频控制器进行功能测试的方法。

音频控制器的结构和原理AC97系统由音频编解码器(Codec)和音频控制器(Controller)两部分组成。其中音频编解码器构建A/D、D/A切换、音频丢弃等功能,而音频控制器是SoC内核和音频编解码器之间的数字模块,用于管理控制数据和音频数据的串行/并行、并行/串行切换和传输。设计性能指标的音频控制器符合AC97规范V2.3,主要指标是反对2声道录音音。反对以固定比特率(48kHz)和可变比特率录音。

20位宽16层浅PCM音频数据FIFO;通过三种方式构建与内核或内存的数据交换:反对睡眠模式中断、DMA和轮询。构成结构音频控制器的主结构如图1的右图所示。

内核/内存和音频控制器模块(CORE/MEMORY,CTRLINTERFACE)将音频控制器连接到内核或内存。CS是芯片选择信号,WR和RD分别是可读的,ADDR(16位宽)是音频控制器的端口地址,DIN和DOUT(均为32位宽)分别是总线的输入输出数据,IRQ和DMAREQ分别是中断和DMA敦促。

主模块(AC97 CTRL主模块)管理音频控制器(AC97控制器)和核心或内存(DMA模式)之间的PCM音频数据、控制和状态寄存器组(CONTROLSTATUSREGS)数据和音频编解码器(AC97控制器)。电源控制模块(POWERCTRL)可以启动睡眠模式或在默认时钟CLK上实时运行。4两组FIFO用于存储PCM音频数据,均为20位宽16层浅,因此可以反对至少20位宽的分辨率。

FIFO留下或机器留下时,可能会受到中断或DMA督促。音频编解码器内部寄存器读存储器(CODECREGWRITE/READBUF,全称CRBUF)是两个32位寄存器。如果使用缓冲区,则可以加载音频编解码器内部寄存器的控制器,在这种情况下,可以收到中断请求。读取缓冲区可以记住音频编解码器内部寄存器中已读取的状态单词,如果已满,则可以接收中断请求。

亚博手机版

控制和状态寄存器组包括8个32位寄存器,标准化控制寄存器的主要功能是系统冷启动、热启动。标准化的状态寄存器反映了音频编解码器的状态。其他寄存器的功能包括安装PCM输入/输出通道、中断和生成或DMA督促。

子模块(AC97CTRLSLAVE)构建音频控制器和音频编解码器(AC-link)之间数据帧的串行传输和接管。输入数据(SDATA_OUT)从辅助时钟BIT_CLK跳跃实时移动,输出数据(SDATA_IN)从BIT_CLK实时跳跃。工作方式DSP核心读取音频控制器CSRS,获取音频编解码器状态,设置音频编解码器工作模式。

读取FIFO,在音频录音和广播过程中缓冲PCM音频数据。读取CRBUF以获取音频编解码器内部寄存器状态,并设置音频编解码器内部寄存器参数。下面以音频广播的主要步骤为例,说明音频控制器的工作原理。

(1)全PCM左通道输入FIFO;(2)全PCM右通道输入FIFO;(3)轮询音频编解码器准备(Codecready)信号是否有效(4)读取音频编解码器的26H寄存器,确认D/A转换器是否准备就绪。(5)允许CRBUF生成中断请求;(6)创建从0到音频编解码器的02H寄存器,使主音量波动更大。(7)等待CRBUF发出中断,请求中断,并使用从0到音频编解码器的18H寄存器,使PCM输入音量波动更大。(8)等待CRBUF产生中断,以1到音频编解码器的2AH寄存器,即反向比特率播放音频。

亚博手机版怎么下载

(9)等待CRBUF产生中断,将5622(十六进制)转换为音频编解码器的2CH寄存器(22 .。

本文关键词:亚博手机版怎么下载,亚博手机版

本文来源:亚博手机版怎么下载-www.workroome01107.com

相关文章

评论已关闭。

网站地图xml地图